싱글 포트 렘에 대하여 parameter를 이용한 read와 write를 행동하는 코드를 연습해보았다.
ram의 depth 가 2 ^ addr width 라는 것을 코드를 관찰하면 알 수 있고
동기식 이기 때문에 clk이 뛰었을 때 read와 write 행동을 하는 것을 알 수 있다.
소스코드 : https://github.com/ukjinlee66/Design-of-Digital-Systems/blob/master/ram_sp_sr_sw.v
ukjinlee66/Design-of-Digital-Systems
Contribute to ukjinlee66/Design-of-Digital-Systems development by creating an account on GitHub.
github.com
'Digital System(Verilog HDL)' 카테고리의 다른 글
| 동기식,비 동기식 FF (0) | 2019.04.14 |
|---|